삼성 파운드리 전략 정리

dynalist.io/d/7HbUGF8Vn4S-cmISix3jJBup#inline-images&theme=default

링크를 클릭하시면 그림이 있는 버전을 보실 수 있습니다.

삼성전자 파운드리 전략 - Dynalist

•  개요
  • 시스템반도체(비메모리)반도체 삼성의 전략과 국가적 지원대책 마련
    • !Pasted image
    • 정부의 전폭적 지원
  • 삼성의 반도체비전 2030 전략
    • 2030년까지 시스템반도체 133조 투자
    • R&D분야 73조, 최첨단 생산 인프라 60조
    • 국내 펩리스와 기술공유
    • 국내 중소 펩리스의 소량생산지원
  • 파운드리 시장의 특성
    • 파운드리는 디램과 같이 과점화된 공급자가 가격을 결정하는 시장이 아니라 수요자가 결정하는 시장
      • 공정개발에서 수주까지 2년정도 리드타임이 걸리는 특성으로 공정의 완성도가 발주기업의 제품 출시의 성패를 좌우
        • 1위(TSMC)는 초격차 전략을 채택
          • 삼성을 기술개발측면에서도 압도하려함
        • 2위는 가성비 전략과 함께 공정 개발에서 적어도 비슷하거나 우위를 보여야 1위가 가능해짐
        • 업계 3위(SMIC)와는는 초격차 전략을 유지해야 함 
    • "파운드리 시장 내 TSMC의 점유율은 이미 56%에 달하고, 이에 TSMC는 향후 무차별적인 수주 확대보다는 고가 또는 고수익성 수주에 집중할 것으로 전망된다"며 "이 과정에서 다른 파운드리 업체들에게 낙수효과가 예상, 이에 세컨드 티어 중 기술력이 압도적인 삼성전자의 수혜가 예상된다"(최도연/신한금융투자)
• 삼성의 반도체 파운드리 전략
  • 삼성파운드리 생태계 조성
    • "파트너와 경쟁하지않겠다"
      • 가장 중요한 것은 생태계입니다. 협력업체 없는 삼성 파운드리는 불가능합니다. 삼성전자는 파트너와 절대 경쟁하지 않습니다. 파트너와 함께 생태계를 구축하고, 고객을 지원합니다. 삼성전자는 현재 17개의 EDA(전자 설계 자동화) 파트너와 2천370개의 DM(설계 방법론)을 확보하고 있습니다. 삼성 파운드리 기술을 탑재한 IP(지식 재산)는 3천300개에 달합니다. - 박재홍 삼성전자 파운드리 사업부 부사장.
      • 현재 17개의 EDA 파트너, 작년 대비 1.4배 증가한 2천370개의 DM을 확보했으며, 삼성 파운드리 기술을 탑재한 IP가 현재 3천300개로 50% 이상 증가
      • SAFE IP는 굉장히 확장, 45나노미터부터 3나노미터까지 3천300개의 IP 타이틀을 보유
      • https://zdnet.co.kr/view/?no=20201030190437
  • 공정/기술혁신
    • 소자기술 혁신
      • GAA(Gate All Around)트랜지스터
        • 트랜지스터 접촉면이 적으면 누설이 발생하는데, 접촉면을 4면으로 늘려주는 차세대 소자기술 !Pasted image
          • GAA는 핀펫(finFET)과 비교해 25~40%의 전력 절감과 10~15%의 속도 증가를 이룸
            • 핀펫은 4나노가 끝
              • 삼성전자는 5나노 공정까지 핀펫과 EUV를 활용해 차세대 애플리케이션프로세서(AP) 엑시노스992'가 5나노로 양산
          • 3나노부터 적용예정(2022년에 양산할 예정)
            "GAA 트랜지스터를 적용한 새로운 기술 노드는 예정대로 수율과 성능이 개발, 2022년에 양산할 예정"
            • http://daily.hankooki.com/lpage/ittech/202007/dh20200703151202138240.htm
    • 패키징기술 혁신
      • EUV 3차원 적층패키지 기술
        • X-Cube(eXtended-Cube)
          • 한 칩에 로직, SRAM메모리를 수직으로 쌓는패키징기술 !Pasted image
          • TSV(Through Silicon Via)을 이용해 상하를 연결함
          • 5나노, 7나노공정 사용
        • RDL기술
          • 서브스트레이트를 하나만 쓰고 관통전극을 연결 !Pasted image
          • 재배선층사용하여 서브스트레이트를 제거하여 원가절감이 가능(TSMC의 전략기술) !Pasted image
          • RDL기술전반은 와이어본딩편(https://dynalist.io/d/OKJEfNz2_4A1ohQaq3TCmtN9#inline-images&theme=default) 참고
  • 외주생산물량과상관없이 삼성전자 자체 제품 양산으로 기본 물량 확보
    • TMSC는 주문이 없으면 돌릴 수 없지만 1위까지 가는 최소한의 손익을 맞추는데 유리
    • 선행생산노하우 축적에 유리함
      • 공정을 수율을 올리는 수많은 웨이퍼들이 소모됨
    • 엑시노스AP, 이미지센서, AP
  • 최신공정과 초고성능을 추구하는 TSMC와는 별도로 신뢰성있는 직전세대를 저렴하게 제공
    • 엔비디아는 경쟁사인 AMD의 경우 이미 직전부터 7나노 공정을 활용해 칩을 만들고 있으나 엔비디아는 반도체 설계력으로 상대적으로 저렴한 생산 공정인 8나노, 12나노로도 동일 제품을 구현하여 원가를 절감
• 삼성 파운드리 계획
  • 파운드리 반도체 공정 투자현황 !Pasted image
  • 경쟁사대비 !Pasted image
    • https://zdnet.co.kr/view/?no=20201005165200
• 관련기술보유업체
  • EUV관련기술
    • 동진쎄미켐
      • 삼전의 지분투자받은 포토레지스터 생산업체
    • 펠리클
      https://blog.naver.com/PostView.nhn?blogId=tondekeman2022&logNo=222117474506
      • 에스앤에스텍
        • 포토마스크, 팰리클기술개발중
        • 학계 최고 권위자인 한양대학교 측과 관계됨
          https://m.blog.naver.com/PostView.nhn?blogId=tama2020&logNo=221539443599&proxyReferer=https:%2F%2Fwww.google.co.kr%2F
      • 에프에스티
        • 펠리클, 칠러생산업체
        • 투과율 90%펠리클 출시목표
          • http://www.thelec.kr/news/articleView.html?idxno=8285
  • WLP(웨이퍼레벨패키징),RDL(재배선층)기술
    • 네패스
      • FOWLP, PLP 후공정등 한국 패키징업계에선 선도기업
    • 하나마이크론
      • https://www.etnews.com/20200211000269?m=1
        • 삼성AP
  • 패키징 다운사이징
    • 삼성반도체에서 차세대 시스템반도체에 집중함으로 인해 더이상 하지 않음으로 인해 물량이 넘어옴
      • 엘비세미콘
        • DDI패키징
      • 테스나
        • 이미지센서
• 참고기사
  • https://ssl.pstatic.net/imgstock/upload/research/industry/1599524088542.pdf
  • https://www.thebell.co.kr/free/content/ArticleView.asp?key=202005221527266840107928&lcode=00 삼성전자 파운드리 투자기사