반도체 패키징 공정 간략 정리

dynalist.io/d/OKJEfNz2_4A1ohQaq3TCmtN9#inline-images&theme=default

다이날리스트로 정리했는데요. 링크를 누르시면 그림이 있는 버전을 볼 수 있습니다.

12.와이어본딩(패키징기술) - Dynalist

• 본딩(패키징)
  • !Pasted image
  • 정의
    • 열, 압력, 진동을 이용하여 금이나 구리 와이어를 전기적으로 연결해 주는 것
    • 본딩(Chip=substrate=Main board)
      • !Pasted image
      • !Pasted image
      • 구성요소
        • 서브스트레이트(기판)
          • 반도체 칩을 실장하는 용기이며, 칩과 메인PCB간 전기적 신의 연결 통로의 역할을 한다. 절연층 위에 전기적 신호를 전달할 수 있는 도체를 배열한 구조 로서, 칩의 미세한 배선을 메인PCB의 스케일로 변환시켜 줌
          • 와이어
            • 금
              • 장점
                • 전기전도도와 연성이 좋기고 신뢰성이 높음
              • 단점
                • 비쌈
            • 구리
              • 장점
                • 전성과 연성이 금보다 뒤지지만 전도도가 높음
              • 단점
                • 산화가 잘되어서 산화를 막기위한 공정필요
          • 솔더볼
            • 기판과 메인 PCB를 연결시켜준다. 솔더볼이 사용되기 이전에는 리드프레임이 사용됐었으며, 현재도 리드프레임 기반 반도체 패키지가 사용
          • 몰딩컴파운드
            • 제품 최종성형 및 부품고정을 위해 사용. 몰딩 컴파운드의 재료는 세라믹, 금속, 플라스틱 등이 사용되는데, 현재는 값이 저렴한 플라스틱이 주류를 이루고 있다. 에폭시 수지에 실리카 등의 무기재료와 각종 부재료 (경화재, 난연재, 이형제등)가 첨가된 EMC(Epoxy Molding Compound)가 주로 사용됨
  • 삽입실장에 따른 패키징분류
    • 리드프레임
      • 와이어본딩
        • 공정이 바느질과 비슷
          • !Pasted image
    • 플립칩
      • 칩 위에 범프를 만들어서 서브스트레이트와 전기적/기계적 연결을 한 것
      • 장점
        1. 패키지 부피작음
        2. 소비전력 절약
        3. 전기적 특성우수
      • 단점
        • 열팽창 계수 차이에 의한 스트레스를 해결하기 위해 언더필(BGA, CSP, Filp chip등의 패키지 밑을 절연수지로 완전히 메우는공법)공정이 필요
      • 패키지내형 방식
        • 패키지 외곽 리드 분포면적이 넓어지는 방향으로 발전
        • 와이어링방식
          • 솔더볼을 사용하지만 와이어본딩과 솔더볼 사용하는 방식
            • !Pasted image
        • 플립칩 방식
          • 회로가그려진 웨이퍼를 잘라 PCB에 장착하는 기술중 하나로 와이어본딩이나 BGA를 사용하지 않고 칩을 직접부착
            • !Pasted image
        • TSV(Through Silicon Via)방식
          • 칩을 적층한다음 미세한 구멍을 뚫어서 실리콘 관통전극으로 연결
          • !Pasted image
      • 패키지 외형에 따른 분류 표면실장(External type)종류와 패키지를 연결하는 방식기준
        • 패키지 밀도가 높아지는 방향으로 발전
        • !Pasted image
        • 출처: https://news.skhynix.co.kr/2187
  • 패키지 타입별 분류
    • 컨벤셔널패키지(전통적인 패키지를 칩단위로 잘라서 패키징)
      • 세라믹패키지(상술)
      • 플라스틱패키지(상술)
        • 리드프레임패키지(상술)
        • 서브스트레이트 패키지(상술)
    • WLP(Wafer-Level pakaging)
      • 패키지를 웨이퍼단위로 패키징 후 절단)- TSMC의 최신기술
        • 반도체 다이면적과 칩면적이 같아지면서 패키지 크기를 줄일 수 있음
        • RDL(Redistribution Layer) 재배선층사용하여 서브스트레이트를 제거하여 원가절감이 가능
          • https://amkor.com/kr/semiconductor-story/tales-semiconductor-material-packaging-saving-cost-vol-2/
          • 패키징업체에서 대부분의 원가는 서브스트레이트가 차지함으로 패키징업체에서 직접 기판 제작함(WLP와도 같은 이야기)
        • Flip Chip:웨이퍼 단위로 플립칩을 박아넣고 잘라냄
        • TSV(Through Si Via):웨이퍼레벨에서 공정실행하고 잘라냄
        • WLCSP(WLP)
          • !Pasted image
          • https://www.youtube.com/watch?v=jsbrPHvQgP4 참조
          • Fan In WLCSP(FI-WLP)
            • 입력단자가 칩크기 안으로 들어가는 것이 FAN-IN
          • Fan Out WLCSP(FO-WLP)
            • !Pasted image
            • https://m.blog.naver.com/shakey7/221480584695?view=img_3
            • 입력단자가 칩크기 밖의 배선까지 연결되어 가는것이 FAN-OUT
            • I/O단자 배선을 Die 바깥으로 빼 I/O 수를 늘리는 기술
              • 집적도가 높아지면 면적당 출력단자 늘어나는데 이 영역칩사이즈 바깥으로 빼냄
    • PLP(Panal Level Pakage)
      • 삼성전기에서 FO-WLP기술에 대응하기 위해 개발하는 패키징 기술
      • 사각형 PCB기판기반으로 패키징함
        1. 사각형의 PCB 패널에 다이 사이즈로 구멍을 뚫음
        2. 웨이퍼로부터 떼어낸 다이를 패널 구멍 속에 붙여 넣음
        3. 몰딩을 하고 재배선층 및 솔더볼 구성
        4. 칩 별로 사이즈에 맞게 절단
      • 장점
        • WLP는 12인치(300mm) 웨이퍼를 사용하지만, PLP는 400 X 500mm 사이즈 기판을 사용하여 한번에 더 많은 칩 패키징가능
        • WLP최대 85%. 반면 PLP는 사각형 기판의 최대 95%를 활용
        • PLP가 재료비와 설비 상각비 등을 포함해 28% 가량 우위에 있는 것으로 추정​
• 기술변화방향
  • WLP VS PLP
    • PLP의 궁극적인 지향점은 모듈 사업으로 향후 5G 통신모듈, 초소형 센서모듈, 자동차 ECU모듈 등을 모두 포함한 PoP(Package on package) 구현이 목표
    • ​*PoP: 하나의 패키지 위에 다른 기능을 하는 패키지를 차례로 쌓는 방식
    • 원가는 PLP가 낮고, 성능은 WLP가 유리함
  • !Pasted image
  • 관련주
    • 패키징기술이 첨단화 될수록 패키징 업체들이 하청이 아니라 파트너로서 안정적인 이익률을 보장해줘야 하는 당위성이 있음
    • 후공정 소재업체들은 별로 먹을게 없음
    • 파운드리
      • TSMC
      • 삼성전자
    • 패키징업체
      • 네패스
      • 테스나
      • 하나마이크론
      • 엘비세미콘
      • 윈팩
    • IC서브스트레이트
      • 심텍
      • 대덕전자
      • 코리아써키트
      • 해성디에스
    • 장비
      • 한미반도체
    • 소재
      • 엠케이전자
        • 리드프레임
      • 덕산하이메탈
        • 솔더볼
      • 인텍플러스